上一篇我们聊了 NAND 的擦写寿命。

如果继续往下追，其实还有一个很基础的问题：

Program 的时候，电子被“打进去”以后，到底存在哪里？

在过去很长时间里，答案是 Floating Gate，FG，浮栅。

后来，另一种叫作 Charge Trap，CT，电荷俘获 的结构逐渐出现，并在今天的 3D NAND 中被大量采用。

两种结构最终做的事情其实没有变：

保存电荷。
改变 Cell 的 Vth。
再通过 Vth 表示不同的数据状态。

真正变的是：

这些电子到底存在哪里。

那么问题就来了。

Floating Gate 已经用了这么多年，为什么 NAND 还要换一种存电方式？

一、Floating Gate：先造一个地方，把电子关进去

先看最传统的 Floating Gate。

把一个 Floating Gate Cell 简单拆开，大概可以看到下面几层：

Control Gate，控制栅极：负责施加控制电压。
Inter-Poly Dielectric，层间绝缘介质：位于 Control Gate 和 Floating Gate 之间，负责绝缘。
Floating Gate，浮栅：真正保存电子的导电区域。
Tunnel Oxide，隧穿氧化层：Program 和 Erase 时，电子需要穿过的薄介质层。
Channel，沟道：Cell 导通时电流经过的区域。

这里真正关键的是 Floating Gate，浮栅。

它本身可以导电，但又被绝缘材料包在中间，没有直接接出一根导线。

Program 的时候，电子穿过 Tunnel Oxide，隧穿氧化层，进入 Floating Gate。

进入以后，因为四周都有绝缘层，电子不会轻易跑掉，于是可以被保存很长时间。

电子数量发生变化以后，会影响下面 Channel 的导通条件，最终表现为 Cell 的 Vth，Threshold Voltage，阈值电压发生变化。

所以 NAND 保存数据，本质上一直都是：

改变存储电荷的状态，从而改变 Vth。

SLC 只需要区分两个 Vth 状态；到了 TLC、QLC，只不过要在有限的 Vth 范围里继续分出更多状态。

这张图只需要让读者明白一件事：

Floating Gate 就像一个专门用来保存电子的小仓库。

二、Floating Gate 本身其实很成功

讲技术演进，很容易产生一种错觉：

既然后面出现了 Charge Trap，那是不是 Floating Gate 不行了？

其实不是。

Floating Gate 是一套非常成熟、非常成功的 NAND Cell 结构。它被使用了很多年，Program、Erase、Retention 等各种行为，都经过了长期研究和工程优化。

甚至到了 3D NAND 时代，依然有人尝试继续沿用 Floating Gate。

所以从 Floating Gate 走向 Charge Trap，并不是因为 Floating Gate 突然失效了。

真正的问题在于：

NAND 一直想把 Cell 做得更小、做得更密。

当 Cell 比较大的时候，每个 Floating Gate 都可以相对安静地保存自己的电子。

但随着 Cell 越来越小，相邻 Cell 之间也越来越近。

这时候，问题开始出现了。

三、Cell 越来越挤以后，邻居开始互相影响

Floating Gate 是一个完整的导电区域。

两个导体靠得足够近，就会产生电容耦合。

所以当相邻 Cell 的 Floating Gate 越来越靠近以后，一个 Cell 发生变化，就可能影响旁边的 Cell。

举个简单的例子。

假设旁边有 A、B 两个 Cell。

A 被 Program 以后，Floating Gate 中的电荷发生变化。

理想情况下，这件事只应该影响 A 自己。

但当 A 和 B 靠得越来越近时，A 的电荷变化可能通过 Electrostatic Interference，静电干扰影响到 B，让 B 的 Vth 也发生一点变化。

这种变化可能很小。

可问题是，到了 TLC、QLC，相邻 Vth 状态之间本来就已经挤得很紧。

原来还能容忍的一点点变化，到了这个时候就可能变得越来越麻烦。

而降低这种相邻 Cell 之间的静电干扰，正是 Charge Trap 被重点研究的重要原因之一。

所以 Floating Gate 真正开始遇到的问题，不是：

电子存不住了。

而是：

Cell 越来越密以后，一个 Floating Gate 越来越难只影响自己。

不要画公式。

只需要让读者一眼看懂：

Cell 越挤，邻居越容易互相影响。

四、Charge Trap：不再造一个完整的电子仓库

Charge Trap 的思路不一样。

它不再使用一个完整的导电 Floating Gate，而是改成一层 Storage Layer，存储层来保存电子。

一个简化的 Charge Trap Cell，可以理解成：

Gate，栅极：负责施加控制电压。
Blocking Layer，阻挡层：减少存储电荷向 Gate 一侧流失。
Storage Layer，存储层：真正保存电荷的位置。
Tunnel Layer，隧穿层：Program 和 Erase 时电荷需要通过的介质层。
Channel，沟道：Cell 导通时电流经过的区域。

这里最关键的变化，就是 Storage Layer，存储层。

Floating Gate 是一个完整的导电区域。

Charge Trap 则不是。

在 Charge Trap 里面，电子会被 Storage Layer 中的一些 Trap，陷阱状态局部束缚住。

这里的 Trap 并不是材料里真的有一个个小洞。

可以先简单理解成：

材料里有一些位置，可以把电子“困”在那里。

所以两者最根本的区别，其实很简单：

Floating Gate：电子存在一个连续的导电区域里。

Charge Trap：电子被局部保存在绝缘存储层里。

Floating Gate 使用半导体作为存储区域，而 Charge Trap 中的电子则被俘获在介质存储层中。

如果一定要打个比方：

Floating Gate 更像一个水池。

水都存在同一个池子里。

Charge Trap 更像一块海绵。

水被分散吸附在很多局部位置。

这个比喻不够严谨，但用来建立第一层直觉已经够了。

这张图甚至比复杂的 Cell 截面更重要，因为它直接回答全文最核心的问题：

从 FG 到 CT，真正改变的是电子的存储方式。

五、为什么到了 3D NAND，Charge Trap 更合适？

到了 3D NAND 以后，NAND 不再只是在平面上继续把 Cell 越做越小，而是开始向上堆很多层。

这时候制造结构变得越来越复杂。

Floating Gate 需要给每个 Cell 做出一个独立的导电存储区域，而 Charge Trap 不需要为每个 Cell 单独做一个完整的 Floating Gate。

它使用的是一层可以连续形成的绝缘存储材料。

对于多层堆叠的 3D NAND 来说，这种结构在制造上更方便，也更容易继续提高层数和密度。也更容易进行 Process Integration，也就是工艺集成，列为 Charge Trap 相比 Floating Gate 的一个重要优势。

不过这里有一点一定要说清楚：

3D NAND 不等于 Charge Trap。

3D 说的是 Cell 怎么在空间里排列。

Floating Gate 和 Charge Trap 说的是电子怎么存。

所以 3D Floating Gate 也是存在的。只是随着 NAND 进入 3D 时代，Charge Trap 这种存电方式在结构和制造上的一些优势，被进一步放大了。

六、Charge Trap 也不是完美答案

看到这里，很容易得出一个结论：

既然 Charge Trap 干扰更小，又更适合 3D，那是不是它全面优于 Floating Gate？

也不是。

Charge Trap 换了一种方式保存电子，也会带来属于自己的问题。

比如前面说过，电子是被 Trap 困住的。

从 Retention，数据保持的角度看，我们当然希望电子被困得越牢越好。

可是到了 Erase，也就是擦除的时候，我们又希望这些电子能够顺利离开。

这本身就是一种矛盾。

电子太容易离开，Retention 可能不好；电子太难离开，Erase 又可能变得更困难。

所以 Charge Trap 并不是“没有缺点的下一代 Floating Gate”。

它只是：

在新的 NAND 结构和密度条件下，换了一套更适合继续发展的方案。

七、最后

回到最开始的问题：

NAND 为什么要从 Floating Gate 逐渐走向 Charge Trap？

不是因为 Floating Gate 突然不能用了。

Floating Gate 曾经是一种非常成功的存储结构，并且支撑了 NAND 很多年的发展。

真正发生变化的是 NAND 本身。

Cell 越来越小，相邻 Cell 越来越近，Floating Gate 之间的相互影响变得越来越难处理。

随后 NAND 又进入 3D 时代，开始向上堆叠越来越多的 Cell，制造方式也发生了变化。

在这样的背景下，Charge Trap 换了一种保存电子的方法：

不再把电子全部放在一个完整的导电 Floating Gate 中，而是把它们局部保存在 Storage Layer 的 Trap 里。

这减少了一些 Floating Gate 在继续 Scaling 时遇到的问题，也更加适合很多 3D NAND 的结构和制造方式。

所以从 Floating Gate 到 Charge Trap，真正变化的其实不是 NAND 存数据的基本逻辑。

NAND 依然是：

保存电荷。
改变 Vth。
根据 Vth 判断数据。

真正改变的只有一件事：

电子到底存在哪里。

 

谢谢你读我的文章