科学FPGA开发流程

科学FPGA开发流程

设计定义
设计输入
分析和综合
功能仿真（modelsim-altera）
布局布线
时序仿真（modelsim-altera）
IO分配以及配置文件的生成
配置（烧写FPGA）
在线调试

二选一多路器

设计定义

两个输入IO，a、b。可以是高电平，也可以是低电平输入按键按下时，LED灯与a端口报纸一致输入按键释放时，LED灯与b端口报纸一致

代码编写

led_test.v

module led_test(a, b, key_in, led_out);//模块名 工程名（端口名）
	
	//input a, b;//这样也行，就是输入端口a,b
	input a;//输入端口a
	input b;//输入端口b
	
	input key_in;//按键输入，也叫做选择信号，实现输入通道的选择
	
	output led_out;//led控制输出端口
	
	//当key_in == 0，led_out = a;
	assign led_out = (key_in == 0)? a : b;//assign是连续赋值语句
	
endmodule

仿真代码编写

led_test_tb.v

`timescale 1ns/1ps//定义延时和仿真精度

//#100.1//这个就是延时100纳秒.仿真精度

//testbench文件是一种仿真手段

module led_test_tb;//这是一个基于led_test这个工程的testbench文件
	
//激励信号定义，对应连接到待测试模块的输入端口	
	reg signal_a;
	reg signal_b;
	reg signal_c;

//待检测信号定义，对应连接到待测试模块的输出端口	
	wire led;

//例化待测试模块	
	led_test led_test0(
		.a(signal_a),//接线
		.b(signal_b),//接线
		.key_in(signal_c),//接线
		.led_out(led)//接线
	);
	
//产生激励	
	initial begin
		signal_a = 0;signal_b = 0;signal_c = 0;
		#100;//延时100纳秒
		signal_a = 0;signal_b = 0;signal_c = 1;
		#100;
		signal_a = 0;signal_b = 1;signal_c = 0;
		#100;
		signal_a = 0;signal_b = 1;signal_c = 1;
		#100;
		signal_a = 1;signal_b = 0;signal_c = 0;
		#100;
		signal_a = 1;signal_b = 0;signal_c = 1;
		#100;
		signal_a = 1;signal_b = 1;signal_c = 0;
		#100;
		signal_a = 1;signal_b = 1;signal_c = 1;
		#200;
		$stop;//系统函数停止仿真
	end	
endmodule

然后点击编译Start Analysis and Synthesis

开始仿真

点击Tools$\rightarrow$Run EDA Simulation Tool$\rightarrow$EDA RTL Simulation 如果出来下面这幅图，就说明你没有安装ModelSim-Altera，去安装就可以了然后设置Tools$\rightarrow$Options$\rightarrow$EDA Tool Options 在ModelSim-Altera那儿设置路径。