全文约 2300 字｜阅读约 10 分钟

前面我们已经讲过 NMOS，这篇不再从头介绍，只保留一个结论：Gate 通过电场控制 Channel 是否形成。对一只普通 NMOS 来说，Gate 加正电压后，会吸引电子到 Silicon 表面。电子足够多时，Source 和 Drain 之间形成 n 型 Channel。让 Channel 刚好开始形成时，需要的 Gate 电压，就是 Vth，Threshold Voltage，阈值电压。

Floating Gate Cell 仍然建立在这个基础上。不同的是，它在 Control Gate 和 Channel 之间，又加入了一个可以保存电荷状态的结构。这个结构就是 Floating Gate，FG，浮栅。

一、先看 Floating Gate Cell 的结构

我们先只看一只 Cell。从上到下，可以把它简化成五部分：

Control Gate，CG，控制栅极
真正连接到外部电路的 Gate，我们可以直接给它施加电压。


Coupling Dielectric，耦合介质层
位于 CG 和 FG 之间。经典 Floating Gate 结构常使用 ONO，也就是 Oxide-Nitride-Oxide，氧化层—氮化层—氧化层。


Floating Gate，FG，浮栅
通常使用 n+ 重掺杂多晶硅。它本身可以导电，但没有直接连接到外部电路。


Tunnel Oxide，TOX，隧穿氧化层
位于 FG 和 Silicon 之间。


Silicon Channel，硅沟道区域
位于最下面。Source 和 Drain 之间的 Channel 会在这里形成。

所以整个结构可以先记成一句话：

CG → 绝缘层 → FG → 绝缘层 → Channel

二、Floating Gate 为什么叫“Floating”？

Floating Gate 不是绝缘材料，它本身可以导电。真正特殊的地方在于，Floating Gate 没有直接连接到外部电路。

FG 上面有 Coupling Dielectric（耦合介质层），下面有 Tunnel Oxide（隧穿氧化层），周围也被绝缘结构隔开。所以外部没有一根导线直接接到 Floating Gate（浮栅）。普通 Gate 可以直接接到电路上，我们可以说“给 Gate 加 1 V”或者“给 Gate 加 5 V”。Floating Gate 没有这样的直接连接。

这里的 “Floating”，表达的就是这种状态：

它是一个导体，但是这个导体在电气上处于隔离状态。

也正因为它被绝缘材料包围，Floating Gate 才有机会长时间保持自己的电荷状态。

三、FG 没有接线，CG 怎么控制它？

答案是 Capacitive Coupling，电容耦合。

CG 和 FG 都可以导电，两者之间又隔着绝缘介质，所以这个结构本身就像一个电容。CG 电压变化时，不需要有电子直接从 CG 流进 FG，CG 产生的电场就可以改变 FG 的电势。这个关系可以先简单理解成：

CG 电压变化 → 电容耦合 → FG 电势变化

但这个变化不是 1:1 传递。比如 Gate Coupling Ratio，也就是栅极耦合比假设是 0.6，在其他条件保持不变时，CG 变化 10 V，FG 大约只跟着变化 6 V。也就是说，CG 和 FG 不是两根直接连在一起的导线，而是通过电场相互作用。

四、真正影响 Channel 的是谁？

普通 NMOS 可以简单理解成：

Gate 电压变化 → Silicon 表面电场变化 → Channel 形成或消失

Floating Gate Cell 中间多了一层 FG，所以这个过程可以先理解成：

CG 电压变化 → FG 电势变化 → Silicon 表面电场变化 → Channel 形成或消失

因此，CG 并不是“失去”了对 Channel 的控制。它只是先通过电容耦合影响 FG，再由 FG 影响下面的 Silicon 表面。Floating Gate Cell 中，Channel 的静电状态与 FG 电势直接相关，这一点和普通 MOSFET 中 Gate 电势影响 Channel 的关系类似。

当然，真实结构会更复杂。Source、Drain、Bulk，甚至相邻 Cell，也可能通过电容耦合影响 FG。不过理解单个 Cell 时，先抓住 CG、FG、Channel 这三者的关系就够了。

五、Floating Gate 里面本来就有大量电子

这里很容易产生一个错误印象。

很多人第一次听到“Floating Gate 用来保存电子”，脑子里会自然出现一个画面：FG 原本是一个空盒子，Program 时再把电子一个个装进去。这个理解不准确。

Floating Gate 通常是 n+ 重掺杂的 Poly-Si，重掺杂多晶硅。重掺杂以后，材料内部本来就有大量自由电子，所以一颗刚制造出来的 Floating Gate，并不是“里面没有电子”。这些电子本来就是这块导电材料的一部分。

但“里面有很多电子”和“带很多负电”不是一回事。正常情况下，FG 内部的正负电荷整体保持平衡，所以即使里面有大量自由电子，整个 FG 仍然可以接近电中性。

FG 里面有大量电子，不等于 FG 带大量负净电荷。

可以简单理解成：

自由电子很多 ＋ 对应的正电荷也存在
↓
正负电荷整体平衡
↓
FG 整体保持电中性

六、“本来就有的电子”和“后来进去的电子”要分开

NAND 真正关心的，不是 Floating Gate 里面“有没有电子”，而是 相对于原来的电中性状态，多了多少电子，或者少了多少电子。

假设 FG 原来处于接近电中性的状态。这时 FG 内部已经有大量自由电子，但正负电荷整体平衡。如果后来又有一部分额外电子进入 FG，负电荷就比原来更多，FG 就表现出负净电荷。

反过来，如果有一部分电子离开 FG，负电荷就会减少，FG 的净电荷就会向正方向变化。所以以后再说“FG 中电子增加”，真正表达的是：相对于原来的电中性状态，FG 多了一部分电子。 再说“FG 中电子减少”，也不是说 FG 快被掏空了，而是相对于原来的电中性状态，少了一部分电子。

Floating Gate 不是一个原本空着的盒子。NAND 改变的也不是“有没有电子”，而是 FG 的净电荷状态。

这一点很重要，因为后面的 Program 和 Erase，本质上都是在改变这个净电荷状态。

七、净电荷变化为什么会影响 Vth？

现在再来看 Vth，就会顺很多。

初始 FG 相对于电中性状态，多了一部分额外电子，那么 FG 就带负净电荷。这些负净电荷会抵消一部分 CG 想要形成 n 型 Channel 的作用，所以 CG 必须加更高的正电压，才能让 Channel 刚好形成。

因此：

FG 额外电子增加 → 负净电荷增加 → Channel 更难形成 → 需要更高的 CG 电压 → Vth 上升

反过来，如果 FG 中的电子减少，那么负净电荷就会减少，Channel 会更容易形成。这样一来，让 Channel 刚好形成所需要的 CG 电压也会降低，所以 Vth 会下降。

这里的 Vth，Threshold Voltage，阈值电压，仍然是前面讲 NMOS 时的那个概念：

Vth 就是让 Channel 刚好开始形成时，需要的 Control Gate 电压。

普通 NMOS 没有一个可以保存电荷的 Floating Gate，所以它的 Vth 主要由器件结构、材料和偏置条件决定。Floating Gate Cell 多了 FG 以后，FG 的净电荷状态也会改变 Vth。

到这里，一个 Floating Gate Cell 最基本的工作逻辑就完整了：

FG 是重掺杂多晶硅导体。它本来就含有大量自由电子。NAND 不靠“有没有电子”保存信息，而是改变 FG 相对于电中性状态的净电荷。FG 的净电荷改变以后，Channel 形成所需要的 CG 电压也会改变，也就是 Vth 会改变。

这一篇先停在这里。

下一篇，我们再从这个结构继续往下讲：

Erase 到底怎样改变 FG 的净电荷，又为什么可以把 Vth 拉到 0 V 以下？

 

谢谢你读我的文章